Метод формирования стего-пути при решении задачи контроля целостности программного кода FPGA - базированных устройств

Abstract

Розглянуто питання контролю цілісності програмного коду FPGA-базованих компонентів комп’ютерних систем. В якості ефективного відзначено підхід до контролю цілісності, в рамках якого контрольна хеш-сума вбудовується в контрольований інформаційний об'єкт у вигляді цифрового водяного знака. Пропонується метод формування в просторі LUT-контейнера мікросхеми FPGA стеганографічного шляху (стего-шляху) вбудовування цифрового водяного знака. Стего-шлях являє собою впорядковану множину елементарних обчислювальних блоків LUT, у програмні коди яких виконується безпосереднє вбудовування розрядів контрольного цифрового водяного знака. В дослідженні обґрунтовуються основні теоретичні положення запропонованого методу, формулюється послідовність етапів його виконання.